初学者が作るオペアンプ回路〈音声信号をESP32で読むための基板〉回路設計と素子選定
音声を ESP32 が読み取れる信号に変換するための基板を作ります。
なぜそんなことが必要かというと、音声は ±1V 程度で揺れる AC 信号なのに対して、 ESP32 の ADC は 0〜3.3V の DC 信号しか扱えないからです。
つまり、「音声→ESP32 が読める形」に変換するアナログの前処理が必要になります。
今回は、前回の記事で作った DCDC コンバータに続いて、 人生2枚目の基板としてこのオペアンプ回路に挑戦しました。 理想通りにいくかはわかりませんが、 失敗も含めて初学者がどうやって回路を形にしていくかをそのまま記録していくので、参考になれば嬉しいです。
この記事では回路設計と素子選定、次の記事では基板レイアウトを行います。
回路設計
簡単な回路図を用いて基本の動作説明をしていきます。
① オペアンプB（5〜7ピン）で2.5Vの基準電圧（仮想GND）を作る
まず、5V を10kΩ＋10kΩで分圧して2.5Vを作り、オペアンプBを電圧フォロワとして使って電流を流しても電圧が動かない力のある 2.5Vにします。
この2.5Vが、後段の信号処理のオペアンプ内部の基準点（仮想GND）になります。
② AUX信号をDCカットして2.5Vにバイアスする
AUX-Lは1µFのコンデンサでDCをカットし、①で作った2.5Vを100kΩでそっと加えることで、2.5Vを中心に揺れる音声信号に変換します。
ここで初めて、単電源オペアンプで扱える形の音声になります。
③ オペアンプA（1〜3ピン）で音声信号をバッファする
②の信号をオペアンプA に入力し、 ゲイン1倍のバッファとして使います。これにより、波形の形はそのままに 低インピーダンスで扱いやすい信号として取り出せるようになります。ESP32のADCが正しく読み取れるようにするための工程です。
④ ESP32のADCに合わせて1.7V中心に整形する
オペアンプAの出力を10kΩ/20kΩの分圧で中心電圧を約1.7V、振幅を2/3に整形します。これはESP32のADCの中心電圧（約1.65V）に合わせるためで、オペアンプ内部の都合（2.5V）とESP32の都合（1.7V）を分けて最適化するための処理です。
簡略化した回路を実際に使えるようにしたものをKiCadで作成しました。
先ほどの回路では説明できていない部分の補足をしていきます。
今回のICはKiCadだとオペアンプABと電源ピンの3つに分かれてしまうため少々見にくいですが、ピンの番号で見ていただけたらわかりやすいかなと思います。
1ピン–2ピン間の抵抗（オペアンプAの安定化）
1ピンと2ピンの間には100Ωの抵抗を入れています。
オペアンプは本来、出力をそのまま−入力に戻すことで安定しますが、
実際には内部の遅れ（位相の回り込み）があるため、
高周波になるほどフィードバックが追いつかず発振しやすくなります。
そこで1–2間に100Ωを入れることで、配線やADC入力の寄生容量と
RCフィルタを構成し、高周波だけフィードバックを弱めています。
AUX信号は20Hz〜20kHzですが、発振が起きる危険帯域は
数百kHz〜数MHzなので、信号帯域には影響せず、
高周波だけをうまく切り捨てて安定化できます。
6ピン–7ピンを直結にしている理由（オペアンプB：仮想GND生成）
オペアンプBは2.5Vの仮想GNDを作るために使っています。
仮想GNDは回路全体の基準点なので、ここがわずかでも揺れると
音声信号そのものが上下に動いてしまいます。
そのため6ピン（−入力）と7ピン（出力）は完全に直結し、
オペアンプが「＋入力の2.5Vと−入力を完全に一致させる」
理想的な電圧フォロワとして動作させています。
もしここに抵抗を入れると、−入力に返る電圧が遅れたり減衰し、
出力インピーダンスが上がって仮想GNDが揺れやすくなります。
結果として音声信号が歪むため、仮想GND生成では直結が必須です。
4ピン（V−）・8ピン（V+）とデカップリングの補足
4ピン（V−）と8ピン（V+）の役割
オペアンプは4ピン（GND)と8ピン（+5V）の間で動作します。 この0V〜5V の範囲がオペアンプの世界であり、 そのちょうど真ん中にあたる2.5Vを基準点（仮想GND）として扱います。つまり、
4ピン：0Vの基準点
8ピン：+5Vの電源供給点 であり、ここが安定していないと オペアンプ全体の動作が不安定になるため非常に重要です。
電源デカップリング（8ピン前の 10µF＋0.1µF）
オペアンプは、信号に応じて瞬間的に電流を引きます。 このとき電源ラインが弱いと、5V が一瞬だけ凹んだり跳ねたりしてしまい、 その揺れがそのまま 音声信号の歪みとして現れます。そこで 8ピンのすぐ近くに
0.1µF（MLCC）：高周波ノイズを吸収
10µF（MLCC）：低周波の電源変動を吸収
を並列で置き、 速い揺れと遅い揺れの両方を抑えるようにしています。これにより、オペアンプが急に電流を引いても 電源電圧が揺れず、安定した動作が維持されるようになります。
2.5Vラインのデカップリング（5ピン前の 10µF＋0.1µF）
仮想GND（2.5V）は 回路全体の中心点なので、 ここが揺れると 信号全体が上下に動いてしまうという致命的な問題が起きます。
そのため、5ピン側にも同じく
10µF：ゆっくりした揺れを抑える
0.1µF：瞬間的な揺れを抑える
を置き、 物理GNDと同じレベルの安定性を持つ強い2.5Vを作っています。
では回路が完成したので素子選定に入りましょう。と言いたいところですが、今回の回路には簡単な分圧とデカップリングコンデンサ程度しかないので、値を計算で求めるというよりは素子の決め手を書いていきます。
素子選定
抵抗（10kΩ＋10kΩ / 20kΩ / 100kΩ/ 100Ω）
分圧やバイアス用の抵抗は、すべて Stackpole RMCA0805FT シリーズで統一しています。
10kΩ：RMCA0805FT10K0-HP（0805）
20kΩ：RMCA0805FT20K0-HP（0805）
100kΩ：RMCA0805FT100K-HP（0805）
100Ω : RMCA0805FT100R0-HP (0805)
このシリーズを選んだ理由は、
1% 精度で分圧誤差が小さい
AEC-Q200（車載規格）対応で信頼性が高い
0805 サイズで実装性が良い
0.25W と余裕のある定格
特に 10kΩ＋10kΩ の分圧は 2.5V の基準電圧を作る重要部分なので、 精度と信頼性の高いシリーズで揃えることに意味があります。
デカップリングコンデンサ（0.1µF / 10µF / 1µF）
0.1µF（高周波ノイズ対策）
GCD21BR71H104KA01L（村田 / 0805 / X7R）
高周波ノイズを吸収
温度特性が安定した X7R
0805 で実装性が良い
10µF（低周波の電源変動対策）
CL31B106KBHNNNE（Samsung / 1206 / 10µF / 50V / X7R）
50V定格で余裕が大きい
1206なので実効容量が落ちにくい
X7Rで温度特性も安定
1µF（AUXのDCカット）
GRM31MR71E105KA01L（村田 / 1206 / 1µF / 25V / X7R）
1206で容量の落ち込みが少ない
X7Rで歪みが少ない
25V定格で余裕あり
2.5V ラインのデカップリング
仮想GND（2.5V）は回路全体の基準点なので、 ここが揺れると 信号全体が上下に動いてしまうという致命的な問題が起きます。
そのため、5ピン側にも同じく
10µF（CL31B106KBHNNNE）
0.1µF（GCD21BR71H104KA01L）
を置いて、 速い揺れと遅い揺れの両方を抑える構成にしています。
これで使う素子はすべて決まりました。ここまで読んでくださりありがとうございます。今回はフロントエンド基板の回路設計と素子選定を行いました。今回の基盤はDCDCコンバータと違い、参考にできるデータが見つからず感覚で決めた部分もあるので正直うまくいくかは不安です。。ここはもっとこうした方がいいなどありましたら遠慮なくコメントお願いします。次回は、KiCadを使用してプリント基板のレイアウト設計を行いながらレイアウトで気を付ける部分をまとめていきます。
余談
受験シーズンが終わりましたね。受験生の方はお疲れさまでした。
引っ越しをする人を見ると、もう自分の受験から１年経ったのか、、と感じます。僕は特にやりたいことがある訳ではなかったので、工学部で合格最低点が低い学科を必死に探していた記憶があります笑。
大学生になってみると学科の重要性に気づきますが、高校生に電気電子だの環境だの言ってもわかりにくいので、受験生は大学名を追いかけるのも一つの正解なのかなと思います。
